Google 
Аннотация: Логическое проектирование и верификация систем на SystemVerilog
| Автор/составитель | Дональд Томас |
| Год выпуска | 2019 |
| ISBN | 978-5-97060-619-3 |
| Производитель | ДМК-Пресс |
| Издательство | ДМК-Пресс |
| Количество томов | 1 |
| Количество страниц | 384 |
| Переплет | Мягкая обложка |
| Размеры | 220x159x22 мм |
| Цвет | Зелёный |
| Тип бумаги | офсетная (60-220 г/м2) |
| Формат | 70x100/16 (170x240 мм) |
| Стандарт | 14 |
| Вес | 540 |
| Язык | русский |
Книга посвящена SystemVerilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации.
Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров.
Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog.
Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования.
