Аннотация к книге: Функциональная верификация VHDL-описаний синхронных цифровых устройств
Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.
Автор/составитель | Бибило П.Н., Авдеев Н.А., Романов В.И. |
Год выпуска | 2020 |
ISBN | 978-5-9710-7228-7 |
Обложка | твердый переплет |
Дата выпуска | 2020 г. |
Количество томов | 1 |
Количество страниц | 328 |
Переплет | твердый |
Стандарт | 10 |
Вес | 420 |
Бесплатная Доставка по Европе (EU)*
*Для заказов свыше 40, - евро Подробнее
Функциональная верификация VHDL-описаний синхронных цифровых устройств
- Модель: MYSH3906295
- ISBN: 978-5-9710-7228-7
- Наличие: